PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-287439

(43)Date of publication of application: 13.10.2000

(51)Int.Cl.

HO2M 3/155

(21)Application number: 11-125611

(71)Applicant: TOYOTA AUTOM LOOM WORKS

LTD

(22)Date of filing:

06.05.1999

(72)Inventor: TSUJIMOTO YUICHI

(30)Priority

Priority number: 11016394

Priority date: 26.01.1999


Priority country: JP

(54) DC/DC CONVERTER AND CONTROL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DC/DC converter for generating stable output with a small ripple.

SOLUTION: Switches M1 and M2 are turned on and off alternately according to a state of a flip flop 102. The flip flop 102 is set by a set pulse generated periodically by an oscillator 105 and reset by a reset signal generated by a comparator 104. The comparator 104 generates the reset signal when a current signal Icur0 that represents an inductor current becomes larger than a command value signal Icount defined by an output voltage Vout. An offset generating circuit 1 gives offset to the current signal Icur0 while the switch M1 is opened.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-287439 (P2000-287439A)

(43)公開日 平成12年10月13日(2000.10.13)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H 0 2 M 3/155

H 0 2 M 3/155

M 5H730

審査請求 未請求 請求項の数7 OL (全 9 頁)

(21)出願番号

特顏平11-125611

(22)出顧日

平成11年5月6日(1999.5.6)

(31)優先権主張番号 特願平11-16394

(32)優先日

平成11年1月26日(1999.1.26)

(33)優先権主張国

日本 (JP)

(71)出願人 000003218

株式会社豊田自動織機製作所

愛知県刈谷市豊田町2丁目1番地

(72) 発明者 辻本 裕一

愛知県刈谷市豊田町2丁目1番地 株式会

社豊田自動織機製作所内

(74)代理人 100074099

弁理士 大菅 義之

Fターム(参考) 5H730 AA04 BB13 BB14 BB57 DD04


EE10 EE14 FD01 FD31 FD41

(54) 【発明の名称】 DC/DCコンパータおよびその制御回路

(57)【要約】

【課題】 リップルが小さく安定した出力電圧が得られ るDC/DCコンバータを提供する。

【解決手段】 スイッチM1およびM2は、フリップフ ロップ102の状態に従って交互にターンオンまたはタ ーンオフされる。フリップフロップ102は、発振器1 05により周期的に生成されるセットパルスによりセッ トされ、コンパレータ104から出力されるリセット信 号によりリセットされる。コンパレータ104は、イン ダクタ電流を表す電流信号 I cur0が出力電圧 Vout に基 づいて決まる指令値信号 I contよりも大きくなったとき にリセット信号を生成する。オフセット生成回路1は、 スイッチM1が開状態の期間、電流信号 I curoにオフセ ットを与える。



【特許請求の範囲】

【請求項1】 電流供給用のスイッチ、およびそのスイ ッチと出力端子との間に設けられるインダクタを含むD C/DCコンバータであって、

1

上記スイッチを閉状態にさせるための信号を生成する第 1の信号生成回路と、

上記インダクタを介して流れる電流が出力電圧に基づい て決まる指令値よりも大きくなったときに、上記スイッ チを開状態にさせるための信号を生成する第2の信号生 成回路と、

上記スイッチが開状態となったと同時、あるいはそれ以 降に上記第2の信号生成回路にて比較される入力信号の うちの少なくとも一方にオフセットを与えるオフセット 回路と、

を有するDC/DCコンバータ。

【請求項2】 上記オフセット回路は、上記スイッチが 閉状態となったと同時、あるいはそれ以降に上記オフセ ットを解除する請求項lに記載のDC/DCコンバー

を介して流れる電流を表す電圧を低下させるオフセット を生成する請求項1に記載のDC/DCコンバータ。

【請求項4】 同時に閉状態にならないように交互にス イッチングされる1組のスイッチ、およびその1組のス イッチと出力端子との間に設けられるインダクタを含む DC/DCコンバータであって、

上記1組のスイッチは、電流供給用の第1のスイッチお よび整流用の第2のスイッチから構成されており、

所定間隔でとに生成されるセット信号に従って、上記第 2のスイッチをターンオフするとともに、そのターンオ 30 フから所定時間が経過した後に上記第1のスイッチをタ ーンオンする第1の回路と、

上記インダクタを介して流れる電流が出力電圧に基づい て決まる指令値よりも大きくなったときに、上記第1の スイッチをターンオフするとともに、そのターンオフの タイミングから所定時間が経過した後に上記第2のスイ ッチをターンオンする第2の回路と、

少なくとも上記第2のスイッチがターンオフされるタイ ミングおよびその近傍の期間において、上記第2の回路 により互いに比較される入力信号のうちの少なくとも― 40 方にオフセットを与える第3の回路と、

を有するDC/DCコンバータ。

【請求項5】 上記第2の回路は、上記インダクタを介 して流れる電流を表す電圧と上記指令値とを比較するコ ンパレータを備え、

上記第3の回路は、上記第1のスイッチがターンオフさ れたタイミングからそのスイッチがターンオンされるタ イミングまでの期間、上記インダクタを介して流れる電 流を表す電圧を低下させる請求項4に記載のDC/DC コンバータ。

【請求項6】 電流供給用のスイッチ、およびそのスイ ッチと出力端子との間に設けられるインダクタを含むD C/DCコンバータの出力電圧を制御する制御回路であ って、

上記スイッチを閉状態にさせるための第1の状態、また は上記スイッチを開状態にさせるための第2の状態のう ちのいずれか一方の状態を保持するラッチ回路と、

上記ラッチ回路を上記第1の状態にするためのセット信 号を生成するセット信号生成回路と、

10 上記インダクタを介して流れる電流が出力電圧に基づい て決まる指令値よりも大きくなったときに、上記ラッチ 回路を上記第2の状態にするためのリセット信号を生成 するリセット信号生成回路と、

上記スイッチが閉状態になるタイミングに同期して、上 記リセット信号生成回路により互いに比較される入力信 号のうちの少なくとも一方にオフセットを与えるオフセ ット回路と、

を有するDC/DCコンバータの制御回路。

【請求項7】 入力電圧が印加されるインダクタ、及び 【請求項3】 上記オフセット回路は、上記インダクタ 20 そのインダクタにエネルギーを蓄積するためのスイッチ を含むDC/DCコンバータであって、

> 上記スイッチを閉状態にさせるための信号を生成する第 1の信号生成回路と、

> 上記インダクタを介して流れる電流が出力電圧に基づい て決まる指令値よりも大きくなったときに、上記スイッ チを開状態にさせるための信号を生成する第2の信号生 成回路と、

> 上記スイッチが開状態となったと同時、あるいはそれ以 降に上記第2の信号生成回路にて比較される入力信号の うちの少なくとも一方にオフセットを与えるオフセット

を有するDC/DCコンパータ。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、DC/DCコンバ ータおよびその制御方法に係わり、特に電流制御方式の DC/DCコンパータに係わる。

【従来の技術】DC/DCコンバータは、あるDC電圧 をそのDC電圧と異なるDC電圧に変換する装置であ り、様々な分野において使用されている。図8は、従来 のDC/DCコンバータの一例の回路図である。このD C/DCコンバータは、PWM(パルス幅変調)方式で 動作し、スイッチングレギュレータと呼ばれることがあ る。また、このDC/DCコンバータは、インダクタに 流れる電流をモニタし、その電流に基づいて出力DC電 圧を調整する。スイッチM1およびM2は、たとえば、 互いに直列に接続された1組のMOSトランジスタであ り、それぞれドライブ回路101から与えられる駆動信 号VuおよびVL に従ってターンオンまたはターンオフ される。スイッチM1には入力電圧Vinが印加されてお 50 り、一方、スイッチM2は接地されている。スイッチM

1およびM2は、基本的には、フリップフロップ102 の状態に従って交互に閉状態または開状態となる。フリ ップフロップ102がセット状態のときは、スイッチM 1およびM2がそれぞれ閉状態および開状態となり、イ ンダクタしを介して流れるインダクタ電流 I しは増加 (ランプアップ) してゆく。一方、フリップフロップ1 02がリセット状態のときは、スイッチM1およびM2 がそれぞれ開状態および閉状態となり、インダクタ電流 ILは減少(ランプダウン)してゆく。なお、出力コン デンサCout は、出力電圧を平滑化するために設けられ 10 ている。このDC/DCコンバータでは、出力電圧Vou t およびインダクタ電流 I L がスイッチM 1 およびM2 を制御するためのフィードバック信号として使われる。 エラーアンプ103は、出力電圧Vout (あるいは、抵 抗R1 および抵抗R2 から構成される抵抗ネットワーク を用いて出力電圧Vout を分圧した電圧)と、予め決め られている参照電圧V ref との差を増幅して指令値信号 I contとして出力する。コンパレータ104は、インダ クタ電流 IL を表す電流信号 I currと、エラーアンプ 1 03から出力される指令値信号 I contとを比較する。そ 20 して、コンパレータ104は、その比較結果をリセット 信号として出力する。発振器105は、セット信号を生 成する。このセット信号は、発振器105の発振周波数 に同期したパルス信号である。 フリップフロップ102 のセット端子には、ANDゲート(片入力負論理AND ゲート)106を介してセット信号が入力され、一方、 フリップフロップ102のリセット端子には、コンパレ ータ104からのリセット信号が入力される。次に、図 9を参照しながらDC/DCコンバータの動作を説明す る。フリップフロップ102は、発振器105からのセ 30 ットパルスを受信すると、セット状態になる。フリップ フロップ102がセット状態になると、駆動信号VLが 「H」から「L」に変化すると共に、駆動信号Vuが 「L」から「H」に変化することにより、スイッチM2 はターンオフされ、また、スイッチM1はターンオンさ れる。以降、インダクタ電流ILは増加してゆく。との インダクタ電流 IL を表す電流信号 I currがエラーアン ブ103の出力である指令値信号 I contに達すると、コ ンパレータ104は、その出力を「L」から「H」に切 り換える。コンパレータ104の出力は、フリップフロ 40 ップ102のリセット端子に与えられる。フリップフロ ップ102は、そのリセット端子において「H」を受信 すると、リセット状態となる。フリップフロップ102 がリセット状態になると、駆動信号Vu が「H」から 「L」に変化すると共に、駆動信号VLが「L」から 「H」に変化することにより、スイッチM1はターンオ フされ、また、スイッチM2はターンオンされる。以 降、インダクタ電流 I L は減少してゆく。この後、発振 器105により次のセットパルスが生成され、そのセッ

されると、上記動作が繰り返えされる。すなわち、DC /DCコンバータは、基本的に、発振器105の発振周 被数に同期して上記動作を繰り返す。このように、図8 に示すDC/DCコンバータでは、出力電圧Vout に基づいて生成される指令値信号Icontを用いてインダクタ電流ILを制御することにより出力電圧Vout が一定の値に保持される。なお、このDC/DCコンバータが保持すべき出力電圧は、参照電圧Vrefによって決められる。なお、スイッチM1およびM2は、基本的には、交互にターンオンまたはターンオフされる。ただし、もし、これら2つのスイッチが同時に閉状態になると、大電流により素子が破壊される恐れがある。このため、駆動信号Vu およびVLは、スイッチM1およびM2が同時に閉状態にならないようにするために、いわゆる「デッドタイム」が与えられている。

【発明が解決しようとする課題】ところが、DC/DC コンバータは、通常、スイッチのターンオンまたはター ンオフに伴ってノイズが発生する。そして、とのノイズ は、しばしば誤動作の原因となる。以下、図10を参照 しながら、スイッチング時のノイズに起因する問題点を 説明する。時刻T1 において、セット信号のセットパル スが生成され、フリップフロップ102のセット端子に 与えられる。なお、時刻T1 において、ANDゲート1 06は開いているものとする。フリップフロップ102 がこのセットパルスによりセット状態になると、上述し たように、以降、インダクタ電流ILが増加してゆく。 そして、時刻T2 において、このインダクタ電流 IL を 表す電流信号 I currが指令値信号 I contに達すると、コ ンパレータ104の出力(リセット信号)は、「L」か ら「H」に切り替わる。なお、回路遅延が存在するの で、電流信号 I currが指令値信号 I contを越えてから、 リセット信号が実際に「L」から「H」に切り替わるま でには、所定の時間を要する。リセット信号が「H」に なると、フリップフロップ102がリセット状態とな り、上述したように、以降、インダクタ電流 1 L は減少 してゆく。時刻T3 において、次のセットパルスが生成 され、フリップフロップ102がリセット状態からセッ ト状態に切り替わると、まず、スイッチM2を制御する ための駆動信号VLが「H」から「L」に変化する。と れにより、スイッチM2はターンオフされる。一方、ス イッチM1を制御するための駆動信号Vu は、デッドタ イムが設けられているので、スイッチM1は開状態のま まである。スイッチM2がターンオフされると、電流信 号 I currにノイズが加えられる。そして、もし、このノ イズにより、電流信号 I currが指令値信号 I contを越え てしまうと、リセット信号が「L」から「H」に変化す る。ところが、上述したように、電流信号 I currが指令 値信号 I contを越えてから、リセット信号が実際に

器105により次のセットバルスが生成され、そのセッ 「L」から「H」に切り替わるまでには、所定の時間を トバルスがフリップフロップ102のセット端子に入力 50 要する。したがって、リセット信号は、実際には、時刻

T5 において「L」から「H」に切り替わる。一方、ス イッチM1を制御するための駆動信号Vuは、時刻T3 から「デッドタイム」が経過したタイミング (時刻T4) において、「L」から「H」に切り替わる。したが って、この場合、スイッチM1は、時刻T4においてタ ーンオンされた後、時刻T5 において即座にターンオフ される。すなわち、この場合、インダクタ電流 IL は、 時刻T5 以降は、時刻T6 において次のセットパルスが 生成されるまで減少していく。この後、時刻T6 におい て次のセットパルスが生成されると、フリップフロップ 10 102がリセット状態からセット状態に切り替わり、イ ンダクタ電流ILは、電流信号Icurrが指令値信号Ico ntに達するまで上昇していく。とのように、スイッチM 1またはM2を制御するための信号にノイズ等が加えら れると、インダクタ電流ILが乱れることがある。すな わち、ノイズが発生していない理想的な状態において は、図9に示したように、インダクタ電流 1 には周期的 に変化するが、ノイズが発生すると、図10に示すよう に、インダクタ電流 I L が不規則に変化することがあ る。図10に示す例では、ノイズに起因して生成される 20 リセットパルスにより、スイッチM1が閉状態である時 間が通常動作時と比べて短くなっているので、時刻T3 ~T6 において十分なインダクタ電流 IL が流れない。 とのため、時刻T6 以降は、不十分なインダクタ電流 I L を補うために、通常動作時よりも長い期間、スイッチ M1が閉状態に保持される。この結果、インダクタ電流 IL の変動幅が大きくなり、これに伴って、出力電圧V out の変動 (リップル電圧) も大きくなってしまう。な お、上述の例では、ノイズに起因してリセットバルスが 生成される前にスイッチM1を制御するための駆動信号 Vu が「L」から「H」に切り替わっているが、「デッ ドタイム」とコンパレータ104における遅延時間との 関係によっては、駆動信号Vu が「L」から「H」に切 り替わる前にリセットバルスが生成される。この場合、 図8に示すDC/DCコンバータのように、リセット優 先回路(ANDゲート106)を備える構成において は、セットパルスはフリップフロップ102には与えら れず、結果として、スイッチM1はターンオンされな い。との場合においても、一時的にスイッチング周期が 長くなるので、結果として出力電圧のリップルが大きく なってしまう。近年では、負荷が要求するリップルの許 容値が厳しくなってきているので、DC/DCコンバー タの出力電圧のリップルを小さくすることは非常に重要 である。本発明の課題は、上記問題を解決することであ り、リップルが小さく安定した出力電圧が得られるDC /DCコンバータを提供することである。

【課題を解決するための手段】本発明のDC/DCコン パータは、電流供給用のスイッチ、及びそのスイッチと 出力端子との間に設けられるインダクタを含む構成であ

スイッチを閉状態にさせるための信号を生成する。第2 の信号生成回路は、上記インダクタを介して流れる電流 が出力電圧に基づいて決まる指令値よりも大きくなった ときに、上記スイッチを開状態にさせるための信号を生 成する。オフセット回路は、上記スイッチが開状態とな ったと同時、あるいはそれ以降に上記第2の信号生成回 路にて比較される入力信号のうちの少なくとも一方にオ フセットを与える。上記構成において、インダクタ電流 は、スイッチが閉状態の期間は増加してゆき、スイッチ が開状態の期間は減少してゆく。ことで、インダクタ電 流が出力電圧に基づいて決まる指令値よりも大きくなる のは、基本的には、インダクタ電流が増加している過程 で起こり得る。したがって、第2の信号生成回路が上記 スイッチを開状態にさせるための信号を生成するのは、 本来的には、スイッチが閉状態のときである。すなわ ち、スイッチが開状態の期間は、本来的には、スイッチ を開状態にさせるための信号は生成され得ない。本発明 のDC/DCコンバータでは、スイッチが開状態となっ たと同時あるいはそれ以降に、第2の信号生成回路によ り互いに比較される2つの入力信号(すなわち、インダ クタ電流を表す信号、および指令値) のうちの少なくと も一方にオフセットが与えられる。ここで、インダクタ 電流を表す信号にノイズが乗ったとしてもそれが指令値 に達しないようなオフセットが与えられるように設計す れば、本来的には生成されることのない期間に誤ってス イッチを開状態にさせるための信号が生成されることが 回避される。との結果、インダクタ電流が安定し、出力 電圧のリップルも小さくなる。

【発明の実施の形態】図lは、本発明の一実施形態のD C/DCコンバータの回路図である。図1において、図 8で使用した符号は、同じものを表す。本実施形態のD C/DCコンバータは、図8に示したDC/DCコンバ ータに対して、オフセット生成回路1を追加することに より実現される。とのオフセット生成回路1は、インダ クタ電流 IL を表す電流信号 I curOに対して所定のタイ ミングでオフセットを与える回路である。すなわち、オ フセット生成回路1は、コンパレータ104において電 流指令値信号 I contと比較される電流信号 I curoに対し て所定のタイミングでオフセットを加える。なお、以下 では、インダクタ電流 I L を表す信号を「電流信号 I cu rO」と呼び、オフセット生成回路1によりオフセットが 与えられた信号を「電流信号 I cur1」と呼ぶことにす る。コンパレータ104は、この電流信号 I cur1と電流 指令値信号Icontとを比較する。次に、図2を参照しな がら、本実施形態のDC/DCコンバータの動作を説明 する。なお、本実施形態のDC/DCコンバータにおい て、スイッチM1およびM2をターンオンまたはターン オフするための信号を生成する構成 (エラーアンプ10 3、コンパレータ104、発振器105等)は、図8に り、以下の各回路を備える。第1の信号生成回路は上記 50 示した従来のDC/DCコンバータと同じである。時刻

40

T1 において、発振器105によりセット信号のセット パルスが出力される。とのセットパルスは、フリップフ ロップ102のセット端子に入力される。なお、AND ゲート106は、時刻T1 において開いているものとす る。また、スイッチM1およびM2は、時刻T1 におい て、それぞれ開状態および閉状態であるものとする。フ リップフロップ102は、このセットバルスによりセッ ト状態になり、そのQ出力が「H」になる。フリップフ ロップ102のQ出力が「H」になると、まず、スイッ チM2がターンオフされて開状態になり、その後、時刻 10 T2 においてスイッチM1がターンオンされて閉状態に なる。このターンオフとターンオンのタイミングの差が 「デッドタイム」である。時刻T2 においてスイッチM 1がターンオンされると、以降、インダクタ電流 ILが 増加してゆく。そして、これに伴って、電流信号 1 curo も上昇してゆく。なお、後述詳しく説明するが、オフセ ット生成回路1は、スイッチM1を制御するための駆動 信号Vu に同期して動作し、駆動信号Vu が「H」の期 間はオフセットとして電流信号 I curoに対して「0」を 与え、駆動信号Vu が「L」の期間は電流信号 I curoに 20 対して所定の値のオフセットを与える。したがって、図 2に示す例では、時刻T2 以降は、駆動信号Vu が 「H」から「L」に切り替わるまでの間、オフセット生 成回路 l は、電流信号 l cur0をそのまま電流信号 l cur1 として出力する。時刻T3 において、電流信号 I cur1が 指令値信号 I contに達すると、コンパレータ104の出 力(リセット信号)は、「L」から「H」に切り替わ る。このリセット信号が「H」になると、ANDゲート 106が閉じられると共に、フリップフロップ102が リセット状態となる。ANDゲート106が閉じられる と、セット信号がフリップフロップ102に入力される ことが阻止される。尚、ANDゲート106は、電流信 号 I cur1が指令値信号 I contよりも小さくなると開かれ る。フリップフロップ102がリセット状態になると、 そのQ出力が「L」となり時刻T4 において駆動信号V u が「H」から「L」に切り替わる。そして、その後、 駆動信号VL が「L」から「H」に切り替わる。これに より、スイッチM1がターンオフされて開状態になると 共に、スイッチM2がターンオンされて閉状態になる。 この結果、インダクタ電流 I L は、以降、減少してゆ く。尚、電流信号 I cur1が指令値信号 I contに達してか ら、駆動信号Vuが「H」から「L」に切り替わるまで の時間は、コンパレータ104の動作遅延等により生じ る。時刻T4において駆動信号Vuが「H」から「L」 に切り替わると、オフセット生成回路 1 は、電流信号 1 cur0に対してオフセットVoffsetを与える。具体的に は、例えば、電流信号 I cur1は、電流信号 I cur0の電圧 を「Voffset」だけ低下させることにより得られる。時 刻T4 以降、インダクタ電流ILが減少してゆくと、こ

下していく。発振器105は、時刻T5において、次の セットパルスを生成する。このセットパルスによりフリ ップフロップ102がセット状態となると、駆動信号V L は再び「H」から「L」に切り替わり、これによりス イッチM2がターンオフされる。とのターンオフによる ノイズは、電流信号 I curOおよび電流信号 I cur1に乗せ られる。ところが、時刻T5 においては、電流信号 I cu r1は、オフセット生成回路 1 により電流信号 I cur0より も「Voffset」だけ低下させられている。このため、時 刻T5 においてノイズが発生したとしても、電流信号Ⅰ cur1は指令値信号 I contに達することはなく、リセット 信号は「L」のままである。すなわち、ノイズに起因す る誤ったリセット信号は生成されない。駆動信号VLが 「H」から「L」に切り替わったときから「デッドタイ ム」が経過すると、時刻T6 において駆動信号Vuが 「L」から「H」に切り替わる。駆動信号Vu が「L」 から「H」に切り替わると、スイッチM1 がターンオン されて閉状態になると共に、オフセット生成回路1は、 電流信号 I cur0に与えるオフセットを「0」にする。時 刻T6以降の動作は、前述した時刻T2~時刻T5の動 作と同じである。すなわち、スイッチM1およびM2 は、フリップフロップ102の状態に従ってターンオン またはターンオフされる。フリップフロップ102は、 発振器105により周期的に生成されるセットパルスに よりセットされ、コンパレータ104から出力されるリ セット信号によりリセットされる。コンパレータ104 は、スイッチM1が閉状態の期間は、インダクタ電流 I L を表す電流信号 I curOと指令値信号 I contとの比較結 果に基づいてリセット信号を生成し、一方、スイッチM 1が開状態の期間は、電流信号 I cur0をオフセット V of fsetだけ低下させることによって得られる電流信号 I cu r1と指令値信号 I contとの比較結果に基づいてリセット 信号を生成する。このように、本実施形態のDC/DC コンバータでは、図8に示した従来のDC/DCコンバ ータと異なり、リセット信号の生成に係わる信号がノイ ズの影響を受けないようにしたので、スイッチM1及び M2は、発振器105の発振周波数に同期した一定のス イッチング周波数で動作する。この結果、インダクタ電 流 I L は周期的に変化するようになり、出力電圧 Vout のリップルも小さくなる。また、スイッチM l およびM 2のスイッチングに伴って発生するノイズの周波数も一 定となり、その除去が容易になる。さらに、インダクタ 電流 IL の上昇過程では、オフセットは「0」なので、 既存のDC/DCコンバータと同じ電流値においてリセ ット信号が生成されることになる。このため、既存のD C/DCコンバータの設計を変更することなく、既存の DC/DCコンバータに対して単にオフセット生成回路 1を追加するだけで本実施形態のDC/DCコンバータ が得られる。図3は、オフセット生成回路1の回路図で れに伴って、電流信号Icur0および電流信号Icur1も低 50 ある。オフセット生成回路1は、定電流源2および抵抗

体から構成される。定電流源2は、スイッチM1を制御 するための駆動信号Vu により制御される。すなわち、 定電流源2は、駆動信号Vuが「H」である期間は電流 を流さず、駆動信号Vu が「L」である期間には電流 I offsetを流す。したがって、電流信号 I cur1の電位は、 スイッチM1が閉状態の期間は、実質的に電流信号Icu roと同じ電位であり、スイッチM1が開状態の期間は、 電流信号 I cur0の電位を「Roffset・I offset」だけ低 下させた電位となる。なお、オフセットの大きさは、上 記構成から明らかなように、定電流源2によって生成さ れる電流、および抵抗体の抵抗値により決定される。図 4は、本発明の他の形態のDC/DCコンバータの回路 図である。図1に示したDC/DCコンバータは、電流 信号 I cur0にオフセットを与える構成であったが、この DC/DCコンバータは、指令値信号 I contに対してオ フセットを与える構成である。オフセットは、オフセッ ト生成回路11により生成される。図5は、図4に示す DC/DCコンバータの動作を説明する図である。基本 的な動作は、図1に示したDC/DCコンバータと同じ である。オフセット生成回路11は、スイッチM1が閉 20 状態の期間は、エラーアンプの出力である指令値信号I contをそのままコンパレータ104に与え、スイッチM 1 が開状態の期間は、指令値信号 I contにオフセットを 与えた後にその信号をコンパレータ104に与える。と の結果、スイッチM2のターンオフのタイミング(駆動 信号VL が「H」から「L」に切り替わるタイミング) においては、コンパレータ104に与えられる指令値信 号 I contの電位はエラーアンプ 1 0 3 の出力電圧よりも 高くなっており、スイッチM2のターンオフに起因して ノイズが発生しても、コンパレータ104における比較 30 動作には影響が及ばない。したがって、ノイズに起因す るリセット信号の生成が回避され、図1に示したDC/ DCコンバータと同様に、安定したインダクタ電流IL が得られ、出力電圧Vout のリップルが小さくなる。な お、上述の実施例では、降圧型のDC/DCコンバータ を採り上げたが、本発明は、これに限定されるものでは なく、たとえば、昇圧型のDC/DCコンバータにも適 用可能である。図6は、既存の一般的な電流制御方式の 昇圧型DC/DCコンバータの回路図である。この昇圧 型DC/DCコンパータの構成は、図8に示した降圧型 40 のDC/DCコンバータと類似する点が多い。すなわ ち、ドライブ回路201、フリップフロップ202、エ ラーアンプ203、コンパレータ204、発振器20 5、ANDゲート206は、図8に示したドライブ回路 101、フリップフロップ102、エラーアンプ10 3、コンパレータ104、発振器105、ANDゲート 106にそれぞれ相当する。図6に示す昇圧型DC/D Cコンバータでは、インダクタLに入力電圧Voutが印 加される。そして、インダクタLと接地との間にスイッ チM3が設けられ、また、そのインダクタしと出力端子

との間にスイッチM4が設けられる。スイッチM3およ びM4は、フリップフロップ202の状態に従って制御 される。すなわち、フリップフロップ202がセット状 態のときは、スイッチM3が閉状態に保持されると共に スイッチM4は開状態に保持され、一方、フリップフロ ップ202がリセット状態のときは、スイッチM3が開 状態に保持されると共にスイッチM4は閉状態に保持さ れる。なお、スイッチM4には、それに並列にダイオー ドが接続されており、また、出力端子には、出力コンデ ンサCout が設けられている。上記構成の昇圧型DC/ DCコンバータにおいて、発振器205によりフリップ フロップ202をセットするためのセット信号が生成さ れる手順、インダクタLを介して流れるインダクタ電流 が出力電圧Vout に基づいて生成される電流指令値を超 えたときにフリップフロップ202をリセットするため のリセット信号が生成される手順、およびセット信号お よびリセット信号に従ってフリップフロップ202がセ ットまたはリセットされる手順は、基本的に、図8を参 照しながら説明した方法と同じである。ただし、昇圧型 DC/DCコンバータでは、フリップフロップ202が セット状態の期間に、スイッチM3が開状態に保持され ると共にスイッチM4は閉状態に保持され、インダクタ しにエネルギーが蓄積されてゆく。また、フリップフロ ップがリセット状態になると、スイッチM3が開状態に 保持されると共にスイッチM4は閉状態に保持され、イ ンダクタLに蓄積されたエネルギーがスイッチM4を介 して出力端子に供給される。上記昇圧型DC/DCコン バータにおいても、既存の降圧型DC/DCコンバータ と同様に、図10を参照しながら説明した問題が発生し 得る。すなわち、スイッチングノイズの影響により、誤 動作が起こり得る。図7は、本発明が適用された昇圧型 のDC/DCコンバータの回路図である。このDC/D Cコンバータは、図7に示したDC/DCコンバータに 対して、オフセット生成回路21を追加することにより 実現される。このオフセット生成回路21は、インダク タ電流 IL を表す電流信号 I cur0に対して所定のタイミ ングでオフセットを与えることにより電流信号 I cur1を 生成する。したがって、コンパレータ204は、この電 流信号 I curlと電流指令値信号 I contとを比較すること になる。オフセット回路21は、基本的に、図1に示し た降圧型 DC/DCコンバータに設けられるオフセット 回路1と同じであり、スイッチM3を駆動するための駆 動信号Vu により制御される。なお、図7に示すDC/ DCコンバータは、電流信号 I cur0に対してオフセット を与えるためにオフセット回路21を有するが、他の実 施形態として、オフセット回路21の代わりに、電流指 令値信号 I contに対してオフセットを与える回路を設け る構成であってもよい。すなわち、昇圧型のDC/DC コンバータにおいても、コンパレータ204に入力され 50 る一方の信号に対して正のオフセットを与える代わり

に、他方の信号に対して負のオフセットを与えるように してもよい。

【発明の効果】インダクタ電流とその指令値との比較結果に基づいて電流供給用のスイッチが制御されるDC/DCコンバータにおいて、インダクタ電流を表す信号にノイズが乗ったとしてもその影響がスイッチの制御に及ばないようにしたので、インダクタ電流が安定し、出力電圧のリップルが小さくなる。

【図面の簡単な説明】

【図1】本発明の一実施形態のDC/DCコンバータの 10 回路図である。

【図2】本実施形態のDC/DCコンバータの動作を説明する図である。

【図3】オフセット生成回路の回路図である。

【図4】本発明の他の形態のDC/DCコンバータの回路図である。

【図5】図4に示すDC/DCコンバータの動作を説明する図である。

*【図6】一般的な昇圧型のDC/DCコンバータの回路 図である。

【図7】本発明が適用された昇圧型のDC/DCコンバータの回路図である。

【図8】従来のDC/DCコンバータの一例の回路図である。

【図9】図8に示した従来のDC/DCコンバータの基本動作を説明する図である。

【図10】図8に示した従来のDC/DCコンバータの問題点を説明する図である。

【符号の説明】

(7)

1、11、21 オフセット生成回路

2 定電流源

101、201 ドライブ回路


102、202 フリップフロップ

103、203 エラーアンプ


104、204 コンパレータ

105、205 発振器


【図1】




【図3】




【図6】









【図4】



【図5】





時間

电流信号leurr

Ta Ta Ta